

Docket No.: 492322013100

(PATENT)

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In the application of:

Shuichi KIKUCHI et al.

Serial No.: 10/603,083

Filing Date: June 25, 2003

For: MANUFACTURING METHID OF

SEMICONDUCTOR DEVICE

Examiner: Not Yet Assigned

Group Art Unit: 2812

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicants hereby claim priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

Country	Application No.	Date
Japan	2002-188282	06/27/2002

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Dated: October 23, 2003 Respectfully submitted,

Barry E. Bretschneider

Registration No.: 28,055

MORRISON & FOERSTER LLP 1650 Tysons Blvd, Suite 300 McLean, Virginia 22102 703-760-7743

Morrison & Foricater-703-760-7700 10/603,083

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月27日

出 願 番 号

Application Number:

特願2002-188282

[ST.10/C]:

[JP2002-188282]

出 願 人
Applicant(s):

三洋電機株式会社

2003年 5月27日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 KIA1020016

【提出日】 平成14年 6月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 菊池 修一

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 上原 正文

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 西部 栄次

【発明者】

【住所又は居所】 群馬県大泉町坂田4-7-15 メゾン・ド・モリ10

5

【氏名】 安齊 勝義

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 桑野 幸徳

【代理人】

【識別番号】 100107906

【弁理士】

【氏名又は名称】 須藤 克彦

【電話番号】 0276-30-3151

【選任した代理人】

【識別番号】 100091605

【弁理士】

【氏名又は名称】 岡田 敬

【手数料の表示】

【予納台帳番号】 077770

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9904682

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、この半導体基板の表面に配置さ れたゲート絶縁膜と、このゲート絶縁膜上に配置されたゲート電極と、このゲー ト電極の一方の端に隣接し、前記半導体基板の表面に配置された第2導電型のソ ース層と、前記ゲート電極の他方の端から離間して、前記半導体基板の表面に配 置され、前記ソース層よりも深い第2導電型の高濃度のドレイン層と、この高濃 度のドレイン層と前記ゲート電極の他端の間であって前記半導体基板の表面に配 置された第2導電型の低濃度のドレイン層と、を具備することを特徴とする半導 体装置。

【請求項2】 前記高濃度のドレイン層より深い領域に配置されこの高濃度 のドレイン層とPN接合を成す第1導電型の埋め込み層を具備することを特徴と する請求項1記載の半導体装置。

【請求項3】 前記高濃度のドレイン層は、前記低濃度のドレイン層より深 いことを特徴とする請求項1または2記載の記載の半導体装置。

【請求項4】 前記高濃度のドレイン層は、前記低濃度のドレイン層より浅 いことを特徴とする請求項1または2記載の記載の半導体装置。

【請求項5】 前記高濃度のドレイン層は、前記ソース層よりも深い第1ド レイン層と、前記ソース層と同じ深さの第2ドレイン層から成ることを特徴とす る請求項1、2、3、4のいずれかに記載の半導体装置。

【請求項6】 前記低濃度のドレイン層の表面に前記ゲート酸化膜よりも厚 い酸化膜が配置され、前記ゲート電極はこの厚い酸化膜の一部上に延在すること を特徴とする請求項1、2、3、4のいずれかに記載の半導体装置。

【請求項7】 第1導電型の半導体基板の表面に第2導電型の低濃度のドレ イン層及びこの低濃度のドレイン層に隣接する領域に髙濃度の第2導電型の第1 ドレイン層を形成する工程と、

前記半導体基板上にゲート絶縁膜を形成する工程と、

このゲート絶縁膜上であって、前記低濃度にドレイン層に隣接してゲート電極

を形成する工程と、

高濃度の第2導電型のソース層及び前記高濃度の第1ドレイン層に重畳して高 濃度の第2導電型の第2ドレイン層を同一のイオン注入工程で形成する工程とを 具備し、

前記高濃度の第1ドレイン層を前記高濃度のソース層よりも深く形成すること を特徴とする半導体装置の製造方法。

【請求項8】 第1導電型の半導体基板の表面に第2導電型の低濃度のドレイン層、この低濃度のドレイン層に隣接する領域に高濃度の第2導電型の第1ドレイン層、及びこの高濃度の第1のドレイン層より深い領域に第1導電型の埋め込み層をそれぞれ形成する工程と、

前記半導体基板上にゲート絶縁膜を形成する工程と、

このゲート絶縁膜上であって、前記低濃度のドレイン層に隣接してゲート電極 を形成する工程と、

第2導電型の高濃度のソース層及び前記高濃度の第1ドレイン層に重畳して、 第2導電型の高濃度の第2ドレイン層を同一のイオン注入工程で形成する工程と を具備し、

前記高濃度の第1ドレイン層を前記高濃度のソース層よりも深く形成すること を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、特に半導体集積回路に内蔵される高耐圧MOSトランジスタに関する。

[0002]

【従来の技術】

高耐圧MOSトランジスタは、高いソースドレイン耐圧(BVDS)、あるいは高いゲート耐圧を有しており、LCDドライバー、ELドライバーや電源回路等に応用されている。

[0003]

図6は、従来例に係るNチャネル型の高耐圧MOSトランジスタの構造を示す断面図である。P型のシリコン基板100の表面にゲート酸化膜101、厚いフィールド酸化膜102が形成されている。そして、ゲート酸化膜101から隣接するフィールド酸化膜102の一部上に延在するゲート電極103が形成されている。このゲート電極103の一方の端に隣接するシリコン基板100の表面領域にN+型ソース層104が形成されている。また、ゲート電極103の他方の端から離間して、半導体基板100の表面にN+型ドレイン層105が形成されている。

[0004]

このN+型ドレイン層105とゲート電極103の他端の間であってシリコン基板1の表面領域(オフセット領域)には、N-型ドレイン層106が形成されている。N-型ドレイン層106は、N+型ドレイン層105より深く拡散され、フィールド酸化膜102の下方からゲート電極103の端に至る領域に広がっている。

[0005]

上記の高耐圧MOSトランジスタ構造によれば、N-型ドレイン層106を設けたことにより、ドレイン層106に高電圧を印加した場合に、N-型ドレイン層106の中に空乏層が広がることでドレイン電界が緩和されるため、高いソースドレイン耐圧を得ることができる。また、ゲート電極103はゲート酸化膜101から隣接するフィールド酸化膜102の一部上に延在しているため、ゲート酸化膜103の破壊にも強い構造を有している。

[0006]

【発明が解決しようとする課題】

しかしながら、本発明者の実験によれば、上記従来のトランジスタ構造では、 静電破壊耐量(以下、ESD耐量という)が低いという問題があった。例えば、 人体モデルに基づく一般的な静電破壊試験(容量100pF、抵抗1.5K Ω) によれば、500V程度のESD耐量であり、これは不充分な値であった。

[0007]

【課題を解決するための手段】

そこで、本発明者は従来のトランジスタの静電破壊の原因を検討したところ、サージ電流がゲート電極103の下のN-型ドレイン層106 (図9中のAの部分)に集中し、この部分が熱破壊してしまうことが判明した。

[0008]

そこで、本発明は図2 (c) に示すように、N+型の第1ドレイン層11の下にはN-型ドレイン層2A, 2Bが形成されないようにし、かつN+型の第1ドレイン層11の下の領域に深いN+型の第2ドレイン層3を形成した。N+型の第1ドレイン層11と第2ドレイン層3は、一体されてN+型ソース層10より深いN+層となり、その体積が増加する。そのためサージ電流の熱はこのN+層に分散され、サージ電流により熱破壊に強くなる。

[0009]

また、N+型の第2ドレイン層3の下の領域に、P+型埋め込み層4を形成する。これにより、第1ドレイン層11及び第2ドレイン層3と、P+型埋め込み層4との間で濃度の高いPN接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極8の下のN-型ドレイン層2Aが熱破壊する前に、サージ電流はこのPN接合を通ってシリコン基板1に逃げる。その結果、ESD耐量を向上することができる。

[0010]

【発明の実施の形態】

次に、本発明の実施形態による半導体装置及びその製造方法について、図面を 参照しながら説明する。

[0011]

まず、図1(a)に示すように、まず、P型シリコン基板1(不純物濃度:約 $1 \times 10^{15} / cm^3$)を用意する。そして、P型シリコン基板1の表面に、N-型ドレイン層2A, 2Bを形成する。N-型ドレイン層2A, 2Bの間は離間されている。この離間領域にN+型の第1ドレイン層3を形成する。更に、第1ドレイン層3の下の領域にP+型埋め込み層4を形成する。

[0012]

これらの層の形成方法について具体的に説明すると、まず、N-型ドレイン層

2A, 2B形成用のマスクを用いてイオン注入を行う。上記離間領域に、イオン注入がされないようにしているため、N-型ドレイン層は形成されない。このイオン注入は、例えばリン(11 P $^{+}$)を $_{\rm dose}$ 量 $_{\rm 2}\times10^{-13}$ / $_{\rm cm}^{\,2}$ の条件でP型シリコン基板 $_{\rm 1}$ に打ち込む。

[0013]

次に、N+型の第1ドレイン層3、P+型埋め込み層4形成用のマスクを用いて、例えばボロン($^{1\ 1}$ B⁺)をdose量 $2\times10^{1\ 3}$ / c m 2 、加速エネルギー $^{1\ 6}$ O K e V の条件で打ち込む。次に、同じマスクを用いて、例えば砒素(75 A s $^+$)をdose量 $5\times10^{1\ 5}$ / c m $^2\sim1\times10^{1\ 6}$ / c m 2 、加速エネルギー 4 O K e V ~5 O K e V の条件で P型シリコン基板 1 に打ち込む。

[0014]

上記イオン注入の順番は任意に選択することができる。ただし、砒素(75 As $^{+}$)を先にイオン注入し、その後ボロン(1 B $^{+}$)ををイオン注入するとフォトレジストの爆裂が生じるため、上記の順番にすることが好ましい。

[0015]

イオン注入後に熱拡散を行うと図1(a)の構造が得られる。熱拡散の条件は例えば1100-C、 N_2 雰囲気である。図1(a)では、N+型の第1ドレイン層3がN-型ドレイン層2A,2Bより深く拡散されている例を示したが、これには限られず、N-型ドレイン層2A,2Bより浅く拡散されていてもよい。同時拡散を行う場合には拡散の深さは、イオン注入のdose量により制御できる。また、N-型ドレイン層2A,2BとN+型の第1ドレイン層3の熱拡散を別の工程で行うこともできる。

[0016]

次に、図1(b)に示すように、LOCOS (Local Oxidation Of Silicon) 法を用いて、N-型ドレイン層2A,2Bの表面に、それぞれ厚いフィールド酸化膜5A,5Bを形成する。厚いフィールド酸化膜5A,5Bは一般には素子分離用に形成されるが、この半導体装置では髙耐圧トランジスタの耐圧を向上するために利用している。その膜厚は目標耐圧によって異なるが、300nm~600nm程度である。さらに厚いフィールド酸化膜5A,5Bを除く、シリコン基

板1の表面領域にゲート酸化膜6を形成する。その膜厚もトランジスタのゲート 耐圧の目標耐圧によって異なるが、15nm~100nm程度である。厚いフィ ールド酸化膜5A,5Bは、ゲート酸化膜6よりも相当厚い膜厚を有している。

[0017]

次に、図1(c)に示すように、LPCVD法により全面にポリシリコン層7 を堆積し、更にリン等の不純物を拡散して低抵抗化する。

[0018]

次に、図2(a)に示すように、ポリシリコン層7を不図示のフォトレジストを用いて選択的にエッチングし、ゲート電極8を形成する。ゲート電極8は、ゲート酸化膜6上から隣接するフィールド酸化膜5Aの一部上に延在するようにエッチングされる。

[0019]

次に、図2(b)に示すように、N+型ソース層10及びN+型の第2ドレイン層11形成する。この工程は、N+型の第1ドレイン層3上に開口を有するフォトレジスト層9を形成し、このフォトレジスト層9をマスクとしてイオン注入を行う。このイオン注入は、例えば砒素(75 As $^+$)をdose量4×10 15 /c m 2 、加速エネルギー40KeVの条件で打ち込み、その後、リン(31 P $^+$)をdose量4×10 15 /c m 2 、加速エネルギー40KeVの条件で打ち込む。ここで、フォトレジスト層9を形成する前に、CVD酸化膜を全面に堆積し、このCVD酸化膜を異方性エッチングし、ゲート電極8の側壁にスペーサ酸化膜を形成していもよい。この際に、マスクを用いてN+型の第1ドレイン層3上に開口を有するように上記CVD酸化膜を残存させ、このCVD酸化膜上にフォトレジスト層を形成した状態で、上記のイオン注入を行うようにしてもよい。

[0020]

即ち、N+型ソース層10及びN+型の第2ドレイン層11は、砒素(75 As $^{+}$)とリン(31 P $^{+}$)の2種類のN型不純物で形成される。その後の熱処理で、リン(31 P $^{+}$)は砒素(75 As $^{+}$)より深く拡散されるため、ソースドレイン耐圧の向上に効果がある。次に、フォトレジスト層9を除去し、800-Cで、N+型ソース層10及びN+型ドレイン層11のアニールを行う。

[0021]

そして、図2(c)に示すように、層間絶縁膜としてBPSG膜12をCVD 法により堆積する。その後、N+型ソース層10及びN+型の第1ドレイン層1 1上にコンタクトホールを形成し、N+型ソース層10上にソース電極13、N +型の第1ドレイン層11上にドレイン電極14を形成する。

[0022]

このようにして完成した半導体装置によれば、N+型の第1ドレイン層11の下にはN-型ドレイン層2A,2Bが形成されないようにし、かつN+型の第1ドレイン層11の下の領域に深いN+型の第2ドレイン層3を形成した。N+型の第1ドレイン層11と第2ドレイン層3は、一体されてN+型ソース層10より深いN+層となり、その体積が増加する。そのためサージ電流の熱はこのN+層に分散され、サージ電流により熱破壊に強くなる。

[0023]

また、N+型の第2ドレイン層3の下の領域にP+型埋め込み層4を形成している。これにより、第1ドレイン層11及び第2ドレイン層3と、P+型埋め込み層4との間で濃度の高いPN接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極8の下のN-型ドレイン層2Aが熱破壊する前に、サージ電流はこのPN接合を通ってシリコン基板1に逃げる。その結果、ESD耐量を向上することができる。

[0024]

図 3 は、P+型埋め込み層 4 を形成するための上記イオン注入工程におけるボロン(1 1 1 1 1 0 1 $^$

レイン耐圧BVDSminは減少する。

[0025]

図4は、P+型埋め込み層4を形成するための上記イオン注入工程におけるボロン($^{1\ 1}$ B $^{+}$)のdose量とESD耐量の関係を示す図である。ESD耐量はボロン($^{1\ 1}$ B $^{+}$)のdose量が「O」の場合、即ち、P+型埋め込み層4がない場合に1300Vである。これでも従来例に比してESD耐量は向上しており、N+型の第2ドレイン層3を設けた効果と考えられる。そしてボロン($^{1\ 1}$ B $^{+}$)のdose量が $2\times10^{1\ 3}$ / c m 2 の場合には、ESD耐量は1800 Vに向上する。また、N-型ドレイン層2A,2B形成用イオン注入量を増加させて、N-型ドレイン層2A,2Bを更に高濃度にすると、ESD耐量は3000 Vに向上した。

[0026]

次に、本発明の第2の実施形態について図5を参照して説明する。この半導体装置では、N+型の第1ドレイン層11の下にはN-型ドレイン層2A,2Bが形成されないようにし、かつN+型の第1ドレイン層11の下の領域に深いN+型の第2ドレイン層20を形成する点、及びN+型の第2ドレイン層20の下の領域にP+型埋め込み層21を形成する点は第1の実施形態と同様であるが、N+型の第2ドレイン層20の拡散深さがN-型ドレイン層2A,2Bの拡散深さよりも浅い点が異なっている。

[0027]

N+型の第1ドレイン層11と第2ドレイン層20とが一体化されたN+層の体積は第1実施形態と比較すると小さいが、従来例に比してESD耐量の向上が期待される。

[0028]

なお、上記実施形態では、Nチャネル型MOSトランジスタについて説明したが、本発明はPチャネル型MOSトランジスタについても同様に適用することができる。

[0029]

【発明の効果】

本発明によれば、MOSトランジスタのN+型の第1ドレイン層11の下には N-型ドレイン層2A, 2Bが形成されないようにし、かつN+型の第1ドレイン層11の下の領域に深いN+型の第2ドレイン層3を形成した。N+型の第1ドレイン層11と第2ドレイン層3は、一体されてN+型ソース層10より深い N+層となり、その体積が増加する。そのためサージ電流の熱はこのN+層に分散され、サージ電流により熱破壊に強くなる。実験によれば、ESD耐圧は1300Vに向上した。

[0030]

また、上記構成に加えて、N+型の第2ドレイン層3の下の領域にP+型埋め込み層4を形成する。これにより、E S D 耐圧はさらに 1 3 0 0 V \sim 3 0 0 0 V に向上することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態による半導体装置及びその製造方法を示す断面図である

【図2】

本発明の第1の実施形態による半導体装置及びその製造方法を示す断面図である

【図3】

【図4】

P+型埋め込み層11 を形成するための上記イオン注入工程におけるボロン(1 B $^+$)のdose量とESD耐量の関係を示す図である。

【図5】

本発明の第2の実施形態による半導体装置及びその製造方法を示す断面図である


【図6】


従来例に係る半導体装置を示す断面図である。


【書類名】

図面


【図1】










【図2】









【図3】




【図4】



【図5】



【図6】



【書類名】

要約書

【要約】

【課題】高耐圧MOSトランジスタの静電破壊耐量を向上させる。

【解決手段】N+型の第1ドレイン層11の下にはN-型ドレイン層2A,2Bが形成されないようにし、かつN+型の第1ドレイン層11の下の領域に深いN+型の第2ドレイン層3を形成した。N+型の第1ドレイン層11と第2ドレイン層3は、一体されてN+型ソース層10より深いN+層となり、その体積が増加する。そのためサージ電流の熱はこのN+層に分散され、サージ電流により熱破壊に強くなる。また、N+型の第2ドレイン層3の下の領域にP+型埋め込み層3を形成する。ゲート電極8の下のN-型ドレイン層2Aが熱破壊する前に、サージ電流は、このPN接合を通ってシリコン基板1に逃げる。その結果、ESD耐量を更に向上することができる。

特2002-188282

【書類名】

手続補正書

【整理番号】

KIA1020016

【あて先】

特許庁長官殿

【事件の表示】

【出願番号】

特願2002-188282

【補正をする者】

【識別番号】

000001889

【氏名又は名称】 三洋電機株式会社

【代表者】

桑野 幸徳

【代理人】

【識別番号】

100107906

【弁理士】

【氏名又は名称】

須藤 克彦

【電話番号】

0276-30-3151

【手続補正 1】

【補正対象書類名】

特許願

【補正対象項目名】

発明者

【補正方法】

変更

【補正の内容】

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

菊地 修一

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

上原 正文

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】 西部 栄次

【発明者】

【住所又は居所】 群馬県大泉町坂田4-7-15 メゾン・ド・モリ10

5

【氏名】 安齊 勝義

【その他】 共同発明者の一人の氏名の記載に誤記がありましたので

、手続補正により当該発明者の正しい氏名を記載します

。(誤記の理由)特許願作成時の錯誤により、筆頭発明

者を「菊地 修一」と記載すべきところ、「菊地」を「

菊池」に誤り、「菊池 修一」と記載してしまった為で

す。

【プルーフの要否】 要

認定・付加情報

特許出願の番号 特願2002-188282

受付番号 50200968862

書類名 手続補正書

担当官 田丸 三喜男 9079

作成日 平成14年 7月 8日

<認定情報・付加情報>

【提出日】 平成14年 7月 2日

出願人履歷情報

識別番号

[000001889]

1. 変更年月日 1993年10月20日 [変更理由] 住所変更

住 所 大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社